VHDL硬件描述语言——wait 语句
VHDL硬件描述语言——wait 语句
wait 语句是等待语句，在进程（process）的顺序描述语句中用于控制进程状态的变化。wait 语句设定一定的条件，当进程执行到wait 语句时，进程就直接挂起，直到设定的条件满足时再继续执行。
在使用wait语句进行建模时需要注意，wait on、wait for 和 wait 语句是不可综合的。
wait 语句可以设定4种不同的条件，分别为：1. wait on ：等待敏感信号变化2. wait until：等待条件满足3. wait for ：等待指定的时间4. wait ：无限等待
本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！