VHDL——锁存器
1.端口图
2.VHDL语言
library ieee;
use ieee.std_logic_1164.all;entity latch1 is
port( d : in std_logic ;q : out std_logic;ena : in std_logic);
end latch1;architecture example of latch1 is
signal sig_save : std_logic := '0' ;
beginprocess(d,ena)beginif ena = '1' then sig_save <= d ;end if ;q <= sig_save ;end process;
end example;
本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！