Quartus下载烧录程序到FPGA开发板流程
1.已经写好Verilog HDL程序，综合（analysis&synthesis）通过就行，不需要整体编译通过。
2.assignments->pin planner，按照所选芯片分配管脚，然后再整体编译通过。
3.连接好JTAG调试接口，接通电源。（没装驱动的在设备管理器里看不到连接好的JTAG）。
4.tools->programmer->hardware setup选择已连接的开发板，直接start就可以了。
注意：如果出现了如图所示的time_limited.sof IP核破解错误，可以去看我另一篇文章的解决办法
本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！