DRAM动态存储器

1.DRAM存储元的工作原理

SRAM存储器的存储位元是一一个触发器，它具有两个稳定的状态。而DRAM存储器的存储位元是由一个MOS晶体管和电容器组成的记忆电路。

2.DRAM芯片的逻辑结构

由于DRAM存储器容量很大，地址线宽度相应要增加。这势必增加芯片地址线的管脚数目。为避兔这种情况，采取的方法是分时传送地址码:若地址总钱宽度为10位，先传送地址码A0~A9,由行选通信号RAS打入到行地址锁存器，然后传送地址码A10~A19，由列选通信号CRS打入到列地址锁存器。芯片内部两部分合起来，地址线宽度达20位，存储容量男1M×4位。

增加了剧新计数器和相序的控制电路。DRAM读出后必须刷新，而未读写的存储单元也要定期刷新，而且要按行刷新，所以刷新计时器的长度要等于行地址锁存器。刷新操作与读/写操作是交替进行的，所以通过2选1多路开关来提供刷新行地址或者正常读/写的行地址。
3.DRAM读/写时序

读周期、写周期的定义是从行选通信号RAS下降沿开始，到下一个RAS信号的下降沿为止的时间，也就是连续两个读周期的时间间隔。通常为控制方便，读周期和写周期时间相等。

4.DRAM的刷新操作

刷新周期: DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。

刷新操作有两种刷新方式:

集中式刷新:DRAM的所有行在每-一个刷新周期中都被刷新。

分散式刷新:每一行的刷新插入到正常的读/写周期之中。
 

本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！