数字后端笔试题（1）DCG后congestion问题
我正在「拾陆楼」和朋友们讨论有趣的话题，你⼀起来吧？
拾陆楼知识星球入口
已知某模块的DCG结果显示存在congestion，有congestion部分逻辑结构如下图:
问题1: 如何分析该电路有congestion问题的原因？
答：data selection模块和后面的logic cone组成了更大的logic cone，一起优化，congestion问题会引起的timing问题。
问题2: 如何优化这种逻辑结构解决这类congestion？
答：前面的寄存器和data selection做到一个module里。
本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！