笔试面试 20届大疆FPGA题目

题目描述：设计一个电路，使用时序逻辑对一个单bit信号进行毛刺滤除操作。高电平或者低电平宽度小于4个时钟周期的为毛刺。用verilog写出代码

一、 解题思路：

1. :计数器法

分别定义一个高电平计数器和低电平计数器，高电平计数器在输入为高的时候计数，计数到3或者检测到低电平清零；
低电平计数器在输入为低的时候计数，计数到3或者检测到高电平清零。
当计数器计数到3且输入为对应电平（高电平计数器计数到3且输入电平为高、低电平计数器计数到3且输入电平为低），则表示不是毛刺，可以输出。

2. 边沿检测计数法

只要有电平就会有边沿，因此进行边沿检测然后计数，检测到边沿后开始计数，如果在下个边沿到来之前计数器可以计数到3，表明不是毛刺，可以输出；否则是毛刺。

二、代码

way1:计数器法

module filter_v1(input      clk,input      rst_n,input      data_in,output reg data_out);reg     [1:0]   h_cnt;
reg     [1:0]   l_cnt;//高电平持续时间计数
always@(posedge clk or negedge rst_n)
if(!rst_n)beginh_cnt<

本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！