FIR Filters(Vivado )
Vivado合成可直接从RTL推断级联multiply-add组成FIR滤波器。
这种过滤器有几种可能的实现方式。 一个示例是7系列DSP48E1 Slice中描述的脉动滤波器，并在“ 8抽头偶数对称脉动FIR”中显示
8-Tap Even Symmetric Systolic FIR (Verilog)
// sfir_even_symmetric_systolic_top.v
// FIR Symmetric Systolic Filter, Top module is sfir_even_symmetric_systolic_top
// sfir_shifter - sub module which is used in top level
(* dont_touch = "yes" *)
module sfir_shifter #(parameter dsize = 16本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！