verilog一定要避免负数运算!

1、verilog一定要避免负数运算、除法运算、取余运算,特别是负数的乘除运算!易出现意想不到的错误并且占资源!

2、负数运算参与的所有因式位宽必须相同!


本文来自互联网用户投稿,文章观点仅代表作者本人,不代表本站立场,不承担相关法律责任。如若转载,请注明出处。 如若内容造成侵权/违法违规/事实不符,请点击【内容举报】进行投诉反馈!

相关文章

立即
投稿

微信公众账号

微信扫一扫加关注

返回
顶部