數字後端(Digital backend)名詞解釋

       前言：

1、佈局佈線(P&R)，即Place & Route。把前端提供的netlist & SDC 通过后端工具做完各步骤处理后，产生通过了各种物理验证的版图文件GDS，发给Foundry 厂家进行tape out 处理。布局即Place， 把拿到的网表进行floorplan 处理，把各个模拟模块，memory 模块，IO pad 进行合理摆放，然后通过工具的place命令把Standard cell 放进Top cell，进行timing 优化，达到timing 要求。布线即Route。把摆放好的各模块和Standard cell 按照逻辑连接关系，进行连线处理。Route 完以后，亦需进行Timing 优化，及DFM 各种处理。

2、CST，即时钟树综合。时序逻辑电路，有各种时钟，在前端部分，时钟作为理想net 存在，而后端需要对这些时钟net 进行物理综合，即在时钟net 上根据fanout 数量插入各级的buffer，以期达到从时钟源头到各触发器的CK 端的路径是一样长的。而由于实际上无法做到一样长，那就把从时钟源头开始算，到各触发器的CK 端的timing delay 最大差值，定义为skew，各种工艺对Skew 的要求不一样，一般来讲.25/.18um要求做到0.3ns 以内，.13um 为0.2ns，.65um 为0.1ns。

3、ECO，所谓ECO，即前端网表确定以后，不再重新综合提交网表以后，如何在后端实现局部电路或逻辑的修改。ECO 分为Tape out 前，Tape out 后两种。Tape out 后的ECO，由于底层模块的Standard cell 已经固定，不可能再任意添加，所以，只能通过改金属连线来实现逻辑的变化,叫Metal Fix ECO。为了Tape out 以后实现的逻辑变化尽可能多，前端在做网表综合的时候可以通过添加冗余逻辑cell 即spare cell 来为将来ECO 提供可供修改的cell。在.13um 及以下的工艺，foundry 厂家提供一种用于做ECO 的通用cell，可以通过添加filler cell 的方式加入，此种cell 具备了metal 以下的层数，但无各层metal 的数据，将来在它上面通过添加metal 就可以修改其逻辑。Tape out 之前的ECO，就是前端的100%网表提供后，又由于仿真或者固件发现小问题，通过局部电路逻辑的修改即可实现，从后端拿到经过PR 处理以后的网表，把修改后的网表逻辑再反馈回给后端，后端即可以通过ECO 步骤把这种逻辑改动反应到后端数据里面去。Tape out 之前的ECO 没有cell 限制，可以任意添加cell。如有涉及时钟/reset tree，需找到在同buffer tree 上的时钟或者reset 信号。

本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！