xilinx mig的DDR4控制器相对以前的DDR3已经不同了，不能再一个MIG核里同时例化多个控制器，如果需要多组控制，需要例化多次，如果是官方的开发板，可以直接选用板级信息作为实际的物理引脚
这样的话，就无需手动添加物理约束，直接用IP核自带的约束就OK。
例如我这里用了两组DDR4：
注意名字（IP是分别生成的）是不一样的
本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！
