verilog分频

两种分频的效果都是一样,全都是六分频,但推荐用clk_flag的方法;

因为在写代码的时候还是可以用系统的时钟作为敏感信号,加上clk_flag的条件即可;

而用clk_out则在敏感信号处就不是用的系统晶振时钟,而是自己创建的时钟作为敏感信号。

在写代码时候,用系统时钟更加方便。

 

 

 


本文来自互联网用户投稿,文章观点仅代表作者本人,不代表本站立场,不承担相关法律责任。如若转载,请注明出处。 如若内容造成侵权/违法违规/事实不符,请点击【内容举报】进行投诉反馈!

相关文章

立即
投稿

微信公众账号

微信扫一扫加关注

返回
顶部