vivado之report
目录
- vivado之report
- GUI 输出报告方式：
- Tcl 命令输出报告：
- 利用率报告 (Report Utilization)
- 时钟利用率 (Clock Utilization)”报告
- 布线状态报告(Report Route Status)
- 噪声报告 (Report Noise)
- 功耗报告 (Report Power)
- 关于一些专业的术语-- 时序分析有关
- 实现分析与收敛技巧
- 使用 report_design_analysis 命令
- 时序违例
- 拥塞 (Congestion)
- 识别设计中最长的逻辑延迟路径
- 识别高扇出信号线驱动
vivado之report
参考 ug906 第 4 章:查看报告和消息
GUI 输出报告方式：
在gui 的上部选择reports 选项下拉菜单中有好多关于报告的选项。
Tcl 命令输出报告：
利用率报告 (Report Utilization)
report_utilization
时钟利用率 (Clock Utilization)”报告
report_clock_utilization -name clock_utilization_1
布线状态报告(Report Route Status)
report_route_status
噪声报告 (Report Noise)
要创建 HTML 版本的报告,请选择相应的选项或者运行以下 Tcl 命令:
report_ssn -format html -file myImplementedDesignSSN.htmlreport_ssn -format html -file myImplementedDesignSSN.html
功耗报告 (Report Power)
关于一些专业的术语-- 时序分析有关
• 发送沿 (launch edge) 表示发送数据的源时钟的处于活动状态的时钟沿。
• 捕获沿 (capture edge) 表示捕获数据的目标时钟的处于活动状态的时钟沿。
• 源时钟 (source clock) 也称为发送时钟 (launch clock)。
• 目标时钟 (destination clock) 也称为捕获时钟 (capture clock)。
• 建立要求 (setup requirement) 表示定义最严格的建立约束的发送沿与捕获沿之间的关系。
• 建立关系 (setup relationship) 表示经时序分析工具验证的建立时间检查。
• 保持要求 (hold requirement) 表示定义最严格的保持约束的发送沿与捕获沿之间的关系。
• 保持关系 (hold relationship) 表示经时序分析工具验证的保持时间检查。
实现分析与收敛技巧
参考ug906 第七章
使用 report_design_analysis 命令
常见 QoR 问题主要分为 2 类:
• 时序违例
• 拥塞 (Congestion)
时序违例
- report_design_analysis
report_design_analysis 不会提供时序约束的完整性和正确性方面的报告。要验证时序约束,必须使用check_timing 和 report_exceptions 命令以及 XDC 和 TIMING Methodology DRC。
虽然分析和修复最差时序违例通常有助于提升总体 QoR,但您还必须复查其它关键路径,因为这些路径通常会增加时
序收敛困难。您可使用以下命令来报告前 50 条最差的建立时序路径:
report_design_analysis -max_paths 50 -setup
对于报告的详细解释请参考UG906 第七章
拥塞 (Congestion)
report_design_analysis 命令用于报告多个拥塞表,其中显示布局器和布线器发现的拥塞区域。您可在运行布局器和布线器的 Vivado 工具会话内使用以下命令来生成这些表:
report_design_analysis -congestion
识别设计中最长的逻辑延迟路径
造成较长的延迟路径分 3 种典型类别:
• 不使用嵌入式输出寄存器的块 RAM
• 未流水线化的 DSP48
• 较长的逻辑路径
识别这些长路径的最有效方法是综合后运行时序报告,并将布线估算设置为 none。这可通过在 Vivado IDE 的“Timing Report”对话框的“Timer Settings”选项卡中将“互连模型 (Interconnect model)”更改为“无 (none)”,或者在 Tcl 控制台或 shell 中使用以下 Tcl 命令来实现:
set_delay_model -interconnect none
识别高扇出信号线驱动
在设计中随着FPGA的容量越来越大，高扇出经常会导致implementation 存在问题。
通常可以通过在特定信号线上使用全局扇出限制或 MAX_FANOUT 属性来解决 RTL 或综合中的高扇出信号线问题。
查看高扇出信号命令
report_high_fanout_nets
在文档中的通过phys_opt_design 成功减少扇出的设计示例:
- 没有看懂怎么操作的；
- 关于如何去优化高扇出的信号我在ug949的第6章最优化高扇出信号线中有详细的介绍，目前我还没有看懂，仅记录参考位置！！！
本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！