error:No convergence achieved with the minimum time step specified

出现如标题一样的error,可以通过减小gmin,增加cmin或者增大reltol来实现电路的收敛,gmin和reltol在ADE的simulation->option->analog里找到,cmin在tran->option里


本文来自互联网用户投稿,文章观点仅代表作者本人,不代表本站立场,不承担相关法律责任。如若转载,请注明出处。 如若内容造成侵权/违法违规/事实不符,请点击【内容举报】进行投诉反馈!

相关文章

立即
投稿

微信公众账号

微信扫一扫加关注

返回
顶部