cadence原理图封装pin名称重复_Cadence原理图库文件引脚名重复处理方法介绍

立题简介：

内容：Cadence原理图库文件引脚名重复处理方法；

来源：实际使用得出；

作用：介绍2种处理Cadence原理图库文件引脚名的方法；

PCB环境：Cadence 16.6，orCAD环境；

日期：2019-03-09；

=====================分割线========================

立题详解：

对Cadence-orCAD而言，在绘制原理图库时，其与AD和PADS有所差异，其中就包含一条重要差异，即：同一元件库中，引脚名不能重复，否则会报错，导致此元件模型无法使用，后续无法生成网表；

本次介绍2种处理Cadence原理图库文件引脚名的方法，可根据实际情况需要进行不同方法的选用；

介绍如下

举例为“TPS5430芯片”进行说明，“TPS5430”为“DCDC电源管理芯片”，电路简单、芯片体积小、价格便宜、负载功率可满足大部分需求，因此过去比较喜欢使用这款IC进行BUCK电路设计；

绘制的TPS5430元件库如下所示，按“Ctrl+S”进行保存后，其报出警告信息，表示“两个引脚命名重复”：

方法1：

对以上问题，可人为添加后缀，对其进行名称区分，如下所示：

此时，按“Ctrl+S”进行保存后，则不会报出警告信息，元件创建完成；

方法2：

针对以上问题，可修改“引脚属性”为“power”，对“power属性引脚”，orCAD软件不会对其进行严格命名检查；

在添加引脚时，引脚属性默认为“passive”，如下图所示:

修改后，示例如下所示：

此时，按“Ctrl+S”进行保存后，则不会报出警告信息，元件也可创建完成；

本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！