MIPS/RISC-V RegFile设计
任务描述
本关任务：利用 Logisim 平台构建一个简化的 MIPS/RISC-V 寄存器文件，内部包含8个8位寄存器。
相关知识
寄存器文件（RegFile）又称寄存器堆，是CPU中多个寄存器组成的阵列。MIPS/RISV-V寄存器文件通常具有两个读端口与一个写端口，可以多路并发访问不同的寄存器，从而提高CPU的数据吞吐能力。其原理示意图如下：
写入端口可以采用译码器或者多路分配器（解复用器DMUX），读出端口可以采用多路选择器（数据选择器MUX）。
引脚说明
| 信号 | I/O | 位宽 | 说明 |
|---|---|---|---|
| R1# | 输入 | 3 位 | 第1个读寄存器的编号 |
| R2# | 输入 | 3 位 | 第2个读寄存器的编号 |
| W# | 输入 | 3 位 | 写寄存器的编号 |
| CLK | 输入 | 1 位 | 时钟信号，上升沿有效 |
| WE | 输入 | 1 位 | 寄存器写使能 |
| Din | 输入 | 8 位 | 寄存数据输入，WE=1、 CLK↑将Din写入W#寄存器 |
| RD1 | 输出 | 8 位 | R1# 寄存器的值，0号寄存器的值恒零 |
| RD2 | 输出 | 8 位 | R2# 寄存器的值，0号寄存器的值恒零 |
实验内容
实验电路框架RegFile.circ下载：鼠标右击右侧代码区，Download File 在Logisim中打开实验电路框架，在工程中绘制电路并进行测试。
封装外观
测试说明
请用记事本或者其他纯文本编辑器打开电路文件（RegFile.circ），全选、复制，然后粘贴到代码窗口中，点击右下方的“评测”按钮，平台会对你的代码进行测试。
部分代码段：
This file is intended to be loaded by Logisim http://logisim.altervista.org
答案和解析：
MIPS/RISC-VRegFile设计答案代码-C++文档类资源-CSDN文库
本文来自互联网用户投稿，文章观点仅代表作者本人，不代表本站立场，不承担相关法律责任。如若转载，请注明出处。 如若内容造成侵权/违法违规/事实不符，请点击【内容举报】进行投诉反馈！